EN
0574-58121888
首页产品中心 — Bumping & WLP封装

Bumping & WLP封装

通过晶圆级封装的Bumping (凸块) 和 RDL (重布线)技术,在晶圆的表面实I/O的重新Layout 及Solder / Copper pillar bump 的引出实现倒装芯片的凸块加工,进一步实现先进细间距(Fine-pitch) Flipchip封装;以及通过向芯片内或外的扇入/扇出(Fan-in/Fan-out) 技术实现WLP(Wafer level PKG,晶圆级封装)技术,并藉由双面Fan-out 及 TSV 硅穿孔技术实现2D/2.5D/3D 的先进晶圆级封装技术。
产品概述

通过晶圆级封装的Bumping (凸块) 和 RDL (重布线)技术,在晶圆的表面实I/O的重新Layout 及Solder / Copper pillar bump 的引出实现倒装芯片的凸块加工,进一步实现先进细间距(Fine-pitch) Flipchip封装;以及通过向芯片内或外的扇入/扇出(Fan-in/Fan-out) 技术实现WLP(Wafer level PKG,晶圆级封装)技术,并藉由双面Fan-out 及 TSV 硅穿孔技术实现2D/2.5D/3D 的先进晶圆级封装技术。

产品应用

基带(Baseband),蓝牙(Bluetooth),Wifi,AI,AP,GPU/CPU等HPC,在移动终端,智能TV,Notebook,Network,Server等广泛应用等应用;

技术特性

1、RDL / Solder bump/Copper pillar bump;
2、WLCSP (Fan-in);
3、8~12inch wafer;
4、Wafer CP;
5、Fan-out WLP (2023~2024);